我们的使命是不遗余力,无理由为客户创造价值
应用领域 | IP名称 | 工艺 | 类别 | 验证方式 | 代码形式 | 功能简介 |
图像处理 | JPEG压缩 | FPGA | 数字 | FPGA验证 | RTL | 完成BMP图片压缩成JPEG格式,全实时处理,最大分辨率达到64K*32K,可以实现三级压缩率调节 |
数据处理 | ZIP压缩 | FPGA | 数字 | FPGA验证 | RTL | 完成数据的ZIP压缩 |
通信 | OFDM | FPGA | ||||
存储 | NVMe Host Controller | FPGA | 数字 | FPGA验证 | RTL | 实现从FPGA的PS端/PL端DDR到外部NVMe SSD之间的高速数据传输控制 |
图像处理 | 图像细节增强 | FPGA | 数字 | FPGA\ASIC验证 | RTL | 实现对高分辨率图像进行实时细节增强处理 |
图像处理 | 网络视频降噪 | FPGA | 数字 | FPGA\ASIC验证 | RTL | 对网络视频存在的各类噪声进行有效处理 |
图像处理 | 高倍率图像插值 | FPGA | 数字 | FPGA\ASIC验证 | RTL | 可将低分辨率图像高质量插值至4K等高分辨率 |
通信 | 基于FPGA的千兆TCP/UDP OFFLOAD引擎 | FPGA | 数字 | FPGA验证 | RTL | TCP/UDP协议栈的硬件实现 |
接口 | PCIe Gen4 Controller | ASIC | 数字 | 硅验证 | RTL | PCIE4.0控制器,支持X1/X2/X4/X8/X16模式 |
数据处理 | 正则表达式解器 | ASIC | 数字 | 硅验证 | RTL | 正则表达式解析器 |
接口 | 10~100G Ethernet MAC | ASIC | 数字 | 硅验证 | RTL | 全兼容IEEE 802.3ba-2010标准 |
数据处理 | Pipeline SHA-256 | ASIC | 数字 | 硅验证 | RTL | 高速流水 SHA-256 IP,最大处理能力44.5GB/s. |
数据处理 | Pipeline AES-128 | ASIC | 数字 | 硅验证 | RTL | Pipeline AES128 designed for MACSec application, single clock domain, synthesized and optimized for the area at 1GHz. |
接口控制器 | eFlash Controller | ASIC | 数字 | 硅验证 | RTL | eFlash Controller,支持SECDEC和加密存储的应用 |
接口控制器 | eFuse Controller | ASIC | 数字 | 硅验证 | RTL | 支持IEEE-1687 standard JTAG TDR and APB interface |
算法/IP模块 | NR Protocol | ASIC | 数字 | 硅验证 | RTL | 5G协议栈,支持R15,含L2/L3/L4 |
算法/IP模块 | NR PHY | ASIC | 数字 | 硅验证 | RTL | 支持R15,支持1CC,100M,4*4 MIMO |
算法/IP模块 | 数学库 | ASIC | 数字 | 硅验证 | RTL | 包括FFT/DFT、矩阵处理、随机数产生、常用数学处理函数等 |
算法/IP模块 | 编译码器 | ASIC | 数字 | 硅验证 | RTL | TBCC/TURBO/POLAR/LDPC编译码器 |
算法/IP模块 | 无线信道模型 | FPGA | 数字 | FPGA验证 | RTL | TDL/CDL/EVA/EPA/ETU/EVA/TWO_TAP/HSM以及用户自定义 |
算法/IP模块 | NR基带算法 | FPGA | 数字 | FPGA验证 | RTL | 完整的5G收发端基带算法方案,设计文档,C代码 |
算法/IP模块 | LTE基带算法 | FPGA | 数字 | FPGA验证 | RTL | 完整的4G收发端基带算法方案,设计文档,C代码 |
算法/IP模块 | 算法仿真链路平台 | FPGA | 数字 | FPGA验证 | RTL | 完整的算法4G/5G链路仿真平台 |
算法/IP模块 | 硬转发引擎HFE | FPGA | 数字 | FPGA验证 | RTL | CPE,家用wifi路由器,家用光猫硬转发IP;支持二层交换;支持三层转发;支持NAPT业务;支持IPV4/IPV6;支持基于五元组的filter |
算法/IP模块 | 接口IP CLINK | FPGA | 数字 | FPGA验证 | RTL | BP与TR互联高速IO;低功耗,高性能;替代JESD 204B |
射频IP | 射频IP包 | FPGA | 数字 | FPGA验证 | RTL | DPD算法LS-DPD,功能简介:稳定性高,硬件代价小,灵活度高,需要DSP;LMS-DPD,功能简介:全硬化、不需DSP参与,可移植到FPGA平台; 2)IQ Mismatch功能简介:用于零中频发射机和接收机中混频器IQ不平衡导致的镜像问题,支持频选补偿;校验后结果40dBc~45dBc; 7.其他IP 1)CFR功能简介:用于CP-OFDM波形降低PAPR,提高功放效率;不需要过采样,功耗低;补偿后效果:QPSK:7dB; 2)SpurCanc/Notch功能简介:用于消除单音干扰的影响,可根据客户需求定制开发; 3)时域压缩算法功能简介:实现简单,开销小,延迟小的时域压缩算法;SNR降低0.5dB以内,LTE压缩后速率为原始速率的50%;NR压缩后的速率为原始速率的70% 4)APT功能简介:APT方案,实现代价小,方案简单 5)AGC功能简介:闭环AGC,物理层透明,降低BP和TR耦合度,环路控制更快 |